Infineon bringt Test-Chip für die Fehlersuche im Chip-Werk

Der Münchner Halbleiterhersteller Infineon will mit einem neuen Test-Chip die Fertigungsprozesse von komplexen Halbleitern genauer steuern. Diese Neuentwicklung sei das Ergebnis einer mehrjährigen engen Kooperation mit der Fachhochschule Regensburg (FH), heißt es. Hierbei sei besonders daran gefeilt worden, das Prozessabläufe mit einer bisher nicht erreichten Präzision überprüft und die Funktionsfähigkeit der Mikrochips durch Messungen schon während des Herstellungsprozesses optimiert werden könnten. Fehler Früherkennung und deren Vermeidung ist das Ziel, so Infineon.
Am Standort Regensburg wurden demnach die Entwicklung, Fertigung und der praktische Einsatz des Testchips durchgeführt. Der Testchip basiert auf einem Schaltungskonzept der FH Regensburg. Das Unternehmen meldet die volle Funktionsfähigkeit. In der Regensburger Wafer-Fertigung von Infineon soll der Testchip zunächst zum Einsatz kommen und später auch in anderen Produktionsstätten. Er besteht im Wesentlichen aus einer intelligenten und universellen Adressierungsschaltung und einem Array von Teststrukturen. Der Chip basiert auf einem 0,35-µm-CMOS-Prozess und wird auf 8-Zoll-Wafern gefertigt. Eine speicherähnliche Struktur von nur sechs Quadratmillimetern beinhalte mehr als 1,2 Millionen integrierte Transistorfunktionen.

Mit dem Testchip werden Vias, also die leitenden Verbindungen zwischen zwei Metallisierungsebenen untersucht. Da in einem ausgereiften CMOS-Prozess die typische Ausfallswahrscheinlichkeit für die hier untersuchten Vias nur bei etwa 10 bis 20 ppb (parts per billion) liegt, müssen ausreichend viele Testdaten für eine statistische Auswertung vorliegen. Der Testchip hat dazu ein Array mit 512 x 512 Vias (262 144) mit den dazugehörigen Auswahltransistoren für die Adressierung integriert. Auf einem Wafer wurden 60 Belichtungsblöcke mit je 42 Testchips abgebildet, das sind 2500 Testchips/Wafer und damit etwa 640 Millionen Vias. Jedes Via ist einzeln adressierbar und sein elektrischer Widerstand sowie der Spannungsabfall am Via können genau gemessen werden.

Bereits minimale Prozessveränderungen beeinflussen das elektrische Verhalten der Vias und können mit einer einfachen Messung am Tester erfasst werden. Das Testchip-Konzept soll in Kooperation mit der FH Regensburg weiterentwickelt werden, um auch andere Prozessschritte bei der Chip-Fertigung zur Sicherung der Schaltungsfunktionalität und Steigerung der Produktivität untersuchen zu können.