Spezifikationen für die Code-Optimierung von AMD
AMD hat die Spezifikationen für SSE5 veröffentlicht. Diese sollen Entwicklern helfen, Software-Code auf die kommende x86-Architektur von AMD hin, zu optimieren.
SSE5 ist eine geplante Erweiterung des Befehlssatzes in der x86-Architektur der Prozessoren von AMD. Sie soll 2009 mit ‘Bulldozer’, dem neuen Prozessorkern von AMD, vorgestellt werden. Die nun vorgestellten Spezifikationen sollen es Entwicklern ermöglichen, gewünschte Vorgänge mit weniger Befehlen auszuführen.
SSE5 erhöht die Zahl der Operatoren, also der möglichen Eingaben, die ein x86-Befehl simultan verarbeiten kann, von zwei auf drei. Derzeit sei dies nur mit bestimmten RISC-Architekturen möglich, heißt es von AMD. Die Spezifizierung bringe zudem einen neuen Befehl mit. ‘Fused Multiply Accumulate’ vereinigt sozusagen Multiplikation und Addition in einem Arbeitsschritt. Etwa bei Vektorrechnungen oder bei der Verarbeitung von Grafik und dem Rendern von Fotos soll diese Vereinfachung des Befehls zu Performance-Gewinnen führen.
AMD stellte SSE im Jahr 1999 zum ersten Mal vor. Die Abkürzung steht für Streaming SIMD Extension, wobei SIMD für Single Instruction Multiple Data steht und dem Instruction Set der x86-Architektur entspricht. Diese Erweiterung ist vor allem bei Multicore und für den Betrieb von Co-Prozessoren von Bedeutung.
“Weiterentwicklungen in Chips und Verbersserungen in der Software gehen Hand in Hand”, so Phil Hester, Senior Vice President und CTO bei AMD. Privatanwender wie Unternehmen sollen nun im gleichen Maße von dieser neuen Technologie profitieren können, da sie die Leistungsfähigkeit der AMD-Prozessoren und den Anwendungen, die darauf laufen verbessere.
