So will AMD wieder an die Technologie-Spitze

Bereits auf der CeBIT präsentierte AMD seine ersten in 45-Nanometer-Technik hergestellten Quad-Core-Prozessoren. Die Bacelona-Nachfolger ‘Daneb’ und ‘Shanghai’ basieren auf der selben, im letzten Jahr vorgestellten Barcelona-Architektur, werden aber über mehr Cache verfügen. Während Shanghai für Server vorgesehen ist, soll Daneb in Desktop-Systemen eingesetzt werden.

Noch dieses Jahr soll mit der Auslieferung der 45-Nanometer-Prozessoren begonnen werden. Auch sie werden im Dresdner Werk gefertigt. Damit schließt AMD zunächst zum Rivalen Intel auf, der die Umstellung von 65 auf 45 Nanometer bereits im vergangenen Jahr vollzog. Durch die Verkleinerung der Produktionsstrukturen werden die Chips leistungsfähiger und verbrauchen in der Regel weniger Strom. AMD wird laut Auskunft von Allen den L3-Cache der neuen Chips vergrößern, so dass die Leistungsaufnahme vermutlich auf dem Niveau aktueller Barcelona-Prozessoren mit 65 Nanometern liegen dürfte.

“Unser neuer Schlachtruf lautet ‘Performance pro Watt’. Das ist das größte Kaufargument, das Sie derzeit ins Feld führen können”, sagte Allen. Technologisch sieht er Barcelona klar in Führung gegenüber den Vierkern-Chips von Intel. AMDs erster Quad-Core-Chip vereinigt vier Recheneinheiten auf einem Chip, während Intels Quad-CPU nämlich nur aus zwei Dual-Cores besteht. “Intel wird das, was wir mit Barcelona geschafft haben, erst Ende des Jahres nachmachen können”, so Allen.

Intels Quad-Cores sind zwei, mittels internem Frontsidebus (FSB) verbundene Dual-Cores. Diese beiden Dual-Cores teilen sich keinen gemeinsamen Cache. Entscheidet der Scheduler des Betriebssystems, dass ein Thread aus Lastverteilungsgründen auf einen anderen Core gelegt werden muss, macht dies bei Intel-Chips ein komplettes Neuladen des Cache erforderlich.

In der Barcelona-Architektur besitzt jeder Kern dagegen einen eigenen L2-Cache von 512 KByte, führte Allen aus. Reicht dieser nicht aus, werde auf einen 2 MByte großen L3-Cache zurückgegriffen, den sich alle vier Kerne teilen. Durch exklusiv genutzten L2-Cache erfolgen deutlich weniger Zugriffe auf den gemeinsamen L3-Cache, was es wiederum erst ermöglicht, dass dieser ohne übermäßige Wartezyklen von vier Kernen gleichzeitig genutzt werden kann.