Studenten präsentieren stromsparenden Prozessor mit 1000 Kernen
Hergestellt wurde der KiloCore-Chip mit der 32-nm-CMOS-Technik von IBM. Die Kerne lassen sich unabhängig voneinander programmieren und mit einer individuellen Taktrate betreiben. Bei einem Stromverbrauch von gerade einmal 0,7 Watt sind sie in der Lage, 115 Milliarden Instruktionen in der Sekunde abzuarbeiten.
Ein besonders stromsparender Mikrochip mit 1000 Prozessorkernen, die unabhängig voneinander programmierbar sind, wurde jetzt auf dem 2016 Symposium on VLSI Technology and Circuits in Honolulu, Hawaii vorgestellt. Entwickelt wurde er von graduierten Studenten der University of California, Davis. Die Arbeit am “KiloCore-Chip” wurde dabei von Bevan Baas, Professor für Technische Informatik, geleitet. Er beschäftigt sich schon länger mit der Entwicklung von Vielkernprozessoren.
Baas zufolge handelt es sich um den bisher energieeffizientesten Vielkernprozessor. Die 1000 Kerne können demnach 115 Milliarden Instruktionen in der Sekunde abarbeiten, während sie nur 0,7 Watt verbrauchen. Damit reicht eine einzelne AA-Batterie für den Betrieb des Chips aus, der 100-fach effizienter arbeitet als ein aktueller Notebook-Prozessor.
Die Herstellung des in einem Forschungspapier (PDF) näher beschriebenen Chips erfolgte mit der 32-nm-CMOS-Technik von IBM und wurde unter anderem vom US-Verteidigungsministerium gefördert.
Jeder Core kann laut Brent Bohnenstiehl, der die grundsätzliche Architektur entwickelte, mit einer individuellen Taktrate betrieben werden und sich selbst abschalten, wenn er nicht benötigt wird. Die Kerne laufen mit einer durchschnittlichen maximalen Taktrate von 1,78 GHz und übertragen die Daten direkt untereinander.
Dass jeder Kern unabhängig von den anderen Kernen eigene begrenzte Aufgaben erledigen kann, sorgt für erheblich mehr Flexibilität als bei der Methode Single Instructions, Muliple Data (SIMD) wie sie etwa bei GPUs üblich ist. Um einen höheren Durchsatz mit geringerem Stromverbrauch zu erreichen, kommt vielmehr Multiple Instructions, Multiple Data (MIMD) zum Einsatz. Eine Anwendung wird dabei in kleine Einheiten zerlegt, die jeweils parallel verschiedenen Kernen zugeteilt werden.
Bereits 2010 entwickelten Forscher der University of Glasgow und der University of Massachusetts Lowell einen Prozessor mit 1000 Rechenkernen, dessen Design allerdings auf einem Field Programmable Gate Array (FPGA) aufsetzte. Intel präsentierte noch im gleichen Jahr eine Chiparchitektur für bis zu 1000 Kerne. Als Hersteller präsentiert Intel auf der Konferenz Supercomputing 2010 mit “Single Chip Cloud Computer” einen theoretisch auf bis zu 1000 Kerne skalierbaren Chip.
[mit Material von Bernd Kling, ZDNet.de]
